

반도체용 고분자 소재의 표면 및 계면 특성

최남욱 · 박석봉 · 문상식 · 김재현

1. 서론

현재 반도체에 사용되는 고분자 소재는 패터닝에 이용되는 PR(photoresist)와 ARC(anti-reflection coating) 비롯하여 PI(polyimide), EMC(epoxy molding compound) 등 chip 보호제 등 다양한 형태로 사용되고 있다. 이외에도 SOH(spin on hard-mask), NSP(node separation polymer) 등 새로운 공정용 소재 개발 및 적용이 활발히 진행 중이다. 이들 소재의 사용 volume은 매년 20% 이상 성장하고 있어 전자재료에서 차지하고 있는 비중도 증가하지만 더욱 더 중요한 것은 이들 소재 없이는 반도체 공정 design rule 감소 등이 불가함으로 반도체 산업 자체를 이끌어 가는 중요한 결정 요인이기도 하다. 반도체에 사용되는 고분자 소재는 EMC를 제외하고는 모두 용매에 녹아 있는 용액의 형태로 공급되며 spin coating 공정으로 기판 위에 적용된다. 고분자 소재의 반도체 산업에 이용이 점차적으로 늘고 있는 가장 중요한 이유는 spin coating 공정을 통해 쉽게 그 막을 형

성하기 때문이다. 금속이나 세라믹 소재 등은 CVD(chemical vapor deposition)나 sputtering 등 비싼 제조 설비를 이용하고 공정 시간이 매우 긴 반면, 용액상으로 spin coating 공정 진행이 가능한 고분자 소재는 경제성과 가공용이성 등의 큰 장점을 가지게 된다.

최근 반도체 선폭 크기 감소의 영향으로 사용되는 고분자 막 두께가 점점 더 얇아지고 있다. 현재 적용되는 고분자 막 자체의 두께는 10년 전 대비 크게 감소해 PR의 경우 100 nm 정도까지 육박하게 되었고 유기 ARC 등은 이미 40 nm 이하를 이용하고 있다. PR의 경우에 선폭은 얇아지는데 두께가 그대로라면 aspect ratio 증가로 인한 pattern lifting이 다발하게 된다. 따라서 PR 자체의 두께도 감소하게 되고 그렇게 되면 자연히 표면 및 계면의 물성이 전체 patterning에 큰 영향을 주게 된다. 따라서 고분자 박막의 표면 및 계면 물성에 대한 연구 자체가 매우 중요하게 된다. 최근 적용이 검토되고 있는 immersion lithography의 경우 PR이 물과 맞닿아 있는 환경이므로 기존 표면과는



최남욱

2002 서울대학교 응용화학부(학사)
2004 서울대학교 응용화학부(석사)
2004~ 현재 삼성전자 반도체총괄 생산기술1팀 기능소재파트 선임연구원



문상식

1991~ 현재 삼성전자 반도체총괄 생산기술1팀 기능소재파트 선임연구원



박석봉

2000 부산대학교 화학공학과(학사)
2002 서울대학교 응용화학부(석사)
2002~ 현재 삼성전자 반도체총괄 생산기술1팀 기능소재파트 선임연구원



김재현

1995 인하대학교 고분자공학과(학사)
1997 포항공과대학교 재료공학과(석사)
2000 서울대학교 공업화학부(박사)
2000~ 현재 삼성전자 반도체총괄 생산기술1팀 기능소재파트 파트장

Surface and Interface Properties of Polymers in Semiconductor Application

삼성전자 반도체총괄 생산기술1팀 (Namuk Choi, Seok Bong Park, Sang Sik Moon, and Jae Hyun Kim, Functional Material Part, Manufacturing Technology 1 Team, Memory Division, Samsung Electronics, San #16 Banwol-Ri, Taean-Eup, Hwasung-City, Gyeonggi-Do 445-701, Korea) e-mail: hawk_kim@samsung.com

달리 물과의 계면 형성이라는 또 다른 환경적 영향성이 크게 issue 되어 많은 연구가 진행되고 있다. 아울러 chip 제조 완료 후 EMC 전 chip을 보호하기 위해 적용되는 폴리이미드 막에 대한 연구도 활발히 진행되고 있는데 그 이유는 경박단소의 디바이스 사이즈화 추세를 맞추어 가려면 chip과 EMC 자체의 계면제어가 중요하기 때문이다. 아울러 MCP(mutl-chip package) 나 CSP(chip scale package) 등의 고사양 제품급 상품 등에 대한 개발을 위해서는 chip과 EMC 아울러 PCB 기판 및 adhesive 간의 접착 및 응력 완화 구조 구현이 필수적이다.

본고에서는 위와 같은 공정적, 제품적 환경 변화에 맞물려 고분자 박막과 그 계면 및 표면에 대한 중요성이 점점 더 증대되는 현 시점에서 반도체용 고분자 재료에 대해 간략히 소개하고 더불어 각 계면 제어의 중요성에 대해 검토 해보고자 한다.

2. Photoresist(PR)

2.1 PR의 소개 및 동작 원리

미세가공기술(Lithography)은 반도체 집적회로(IC)의 원하는 회로를 미세하게 가공하여 고집적도를 달성하는 반도체 제조의 핵심기술로서 매우 빠른 속도로 발전하고 있다.¹⁻⁴ 미세가공기술에서 레지스트(resist) 재료란 자외선(파장 180~450 nm), X-선(0.4~1.4 nm), 전자선(0.001~0.01 nm)과 같은 방사선의 조사에 의해 고감도의 화학반응이 일어나 용해도 특성이 변화되는 감광성 PR 또는 감광사선 고분자 물질을 말한다. 즉, 미세회로가 그려진 포토마스크를 통하여 방사선 에너지가 조사된 부분에서 화학변화가 일어나 조사되지 않은 부분에 비해 용해도의 차이가 발생하여 이를 적당한 현상액으로 현상하면 미세화상의 패턴을 얻게 된다. 이러한 성질의 변화는 고분자 단독으로 진행하는 경우와 젤라틴처럼 중크로민염과 같은 가교제를 배합하는 것에 의해 진행되는 경우가 있다. 실제 사용에서는 PR용 고분자의 기능이 각각의 용도에 맞도록 광가교제, 광중합개시제, 증감제 등을 배합하여 PR이라고 하는 기능재료로서 사용되고 있다.

PR의 또 하나의 기능은 patterning 후 실리콘 웨이퍼 기판의 식각 공정 시 PR 화상이 보호피막(etch barrier)으로 작용하는 것으로, 기판에 원하는 미세회로의 패턴을 가공하게 된다. 따라서 레지스트 재료는 고집적 반도체의 초미세 회로 선평을 결정하는 제 1차 기술재료로서 반도체 고집적도의 달성을 결정하는 핵심적 기술재료라 할 수 있다.

반도체 회로의 집적도가 증가함에 따라 원자외선 미세가공을 위해서 물리적, 화학적 측면에서의 해결방법이 검토되어 왔다. 즉 KrF(248 nm)나 ArF(193 nm) 등의 고출력 엑사이머 레이저를 이용하는 초미세가공기술(microlithography)과 비약적으로 감도를 높일 수 있는 화학증폭의 개념을 도입한 고감도 레지스트의 개발이 진행되고 있으며, 현재로서는 KrF 및 ArF 엑사이머 레이저 광원을 주로 사용하고 고감도의 화학증폭성 레지스트(CAR, chemical amplification resist) 재료를 이용한 원자외선 초미세가공기술이 양산 실용화 되고 있다. 또한 50 nm급 이하의 반도체 회로 패턴을 위해 ArF 광원에 고굴절률 매질을 접목시킨 immersion 기술이 활발히 연구 중이다.⁵⁻⁸

PR은 크게 용해도의 특성에 따라 positive type과 negative type으로 나뉜다. **그림 1**에서와 같이 positive type 레지스트는 노광부의 용해도 증가에 따라 현상 후 비노광부가 잔류하며, negative type 레지스트는 반대로 노광부가 잔류하게 된다. 이 중 positive type 레지스트가 현재 반도체 공정에 대부분 적용되고 있다. 한편 PR은 파장에 따라 G-line(436 nm), I-line(365 nm), KrF(248 nm), ArF(193 nm), F2(157 nm) 등으로 나눌 수 있으며, 광반응 메커니즘에 따라 novolak type, CAR 등으로 나눌 수 있다.

PR의 성분은 크게 용매, 고분자(resin), 감광제(PAG), 첨가제로 나뉜다. 약 97% 정도가 용매로 구성되어 있고, 필름 및 pattern의 주성분을 이루는 폴리머, 빛과 반응하면 산을 발생하여 폴리머의 용해 특성을 변화시키는 감광제, 도포 및 현상 특성 등 미세 성능개선을 위하여 첨가되는 미량의 화합물(감광제의 3%) 성분인 첨가제로 구성된다.

레지스트와 기판의 계면까지 패턴을 형성하기 위해서는 빛의




그림 1. 용해도 특성에 따른 PR의 분류.




그림 2. Deep UV photoresist resin의 기본 구조




그림 3. PR의 동작 원리.

투과율이 좋아야 하므로 resins를 형성하는 고분자는 해당 광파장에서의 흡수율이 적을수록 유리하다. 이에 적합한 고분자는 KrF (248 nm) 영역에서는 PHS(polyhydroxystyrene) type, ArF (193 nm) 영역에서는 polyacrylate type이 알려져 있다. **그림 2**는 친수성인 -OH기와 보호기인 -OR기로 구성된 KrF 및 ArF resin의 구조를 나타내고 있다. 노광 전 레지스트는 보호기에 의해 소수성을 띠지만 빛을 받은 후에 감광제에서 발생한 산과의 반응으로 친수성인 -OH기로 변화한다. 따라서 비노광부는 강염기인 현상액(2.38% TMAH)에 반응하지 않지만 노광부는 현상액에 반응하여 패턴을 형성하게 된다. 반응의 한 예로 **그림 3**에서는 t-BOC(t-butoxycarbonyl)을 보호기로 갖는 KrF PR의 반응 과정을 볼 수 있다.

2.2 PR 소재 사용에서의 표면 및 계면 특성

반도체 회로를 구성하는 과정에서 PR은 기판 위에 도포되어 필름 형태로 존재하게 된다. 따라서 PR과 하부막질, 상부 대기층, 노광부-비노광부 간의 계면에서의 반응은 공정에 큰 영향을 주게 된다. 여기에서는 PR 계면 특성에 대해 알아보고, 최근 도입된 ArF immersion 공정 및 물로 구성된 상부층과 PR 계면에서 발생하는 상호작용에 대하여 소개를 하고자 한다.

2.2.1 PR 표면 및 계면 특성

하부막질이 wafer일 경우 친수성 wafer 표면에 소수성 PR을 코팅하려면 계면에서의 접착력이 문제가 되기 때문에 이를 증대시키기 위해서 wafer 표면을 HMDS(hexamethylene disilazane)로 처리하고 있다. **그림 4**와 같이 HMDS는 wafer 표면에서의 dehydration 반응을 통해 친수성 표면을 소수성으로 바꾸어 주는 역할을 한다.

실리콘 표면이 소수성일 때는 유기오염물에 오염되기 쉽다. 유기오염물은 분자형 오염물로서 소수성 PR 잔류물이 주원인이라 할 수 있는데, 오염물은 소수성 표면 성질을 가지고 있으므로 세정 효과를 크게 감소시키고, 제거되지 않고 남아 있을 시에는 증착되는 박막의 부착을 저해한다. 따라서 유기오염물의 제거는 세정 공정의 첫 번째 단계에서 반드시 수행되어야 한다.

Design rule이 줄어들면서 PR과 하부막질 간의 단차 및 반사 기판에서의 critical dimension(CD) 변동이 문제가 되는데, 이




그림 4. Si wafer 표면에서의 HMDS(hexamethylene disilazane)의 반응.




그림 5. PED(post exposure delay) 시 화학증폭형 PR의 계면 반응.

는 노광 파장에서의 레지스트 고투명성에 기인한다. 따라서 레지스트에 염료(dye)를 첨가하거나 반사방지막(ARC)을 형성시켜 계면 간의 반사율을 최소로 하는 두께의 제어 기술이 필요하다. 반사방지막에 대해서는 다음 장(3장)에서 좀 더 자세히 알아보기로 한다.

화학증폭형 레지스트에서는 노광 후 소성공정을 거쳐야 감광제에서 산이 발생하게 되는데, 이때 현상 시간까지의 delay(PED, post exposure delay)가 길어지면 계면에서의 반응이 일어난다. 노광부-비노광부 계면에서는 노광부에서 비노광부로 산 확산이 증가하여 패턴크기의 slimming 현상이 나타나게 되고, PR-대기와의 계면에서는 대기 중의 오염원인 암모니아 등의 성분으로, PR과 TiN, SiN, Si₃N₄, SOG 등의 하부막질간의 계면에서는 기판 상에 존재하는 염기성 성분에 의해 산과 염기의 중화 반응이 발생한다. 중화 반응이 일어난 부분은 resin의 보호기와 반응하는 산이 감소하여 pattern footing 및 T-top 현상을 일으킬 수 있다(**그림 5**).

2.2.2 Immersion 공정 소개 및 계면 특성

반도체 메모리의 고집적도 요구에 대한 리소그래피를 실현하기 위해서는 웨이퍼에 미세한 레지스트 패턴을 형성하는 노광 장치의 고성능화가 필요하다. 리소그래피 방법에 의해 형성되는 패턴의 최소 선폭(R)과 이때의 초점심도(DOF)는 다음과 같은 Rayleigh 관계식에 의하여 표현된다.

$$R = k_1 \frac{\lambda}{NA} = k_1 \frac{\lambda}{n \sin \theta} = k_1 \frac{\lambda/n}{\sin \theta}$$

$$DOF = k_2 \frac{\lambda}{n \sin^2 \theta} = k_2 \frac{\lambda/n}{\sin^2 \theta} = k_2 \frac{n \lambda}{NA^2}$$

R =Resolution=CD(critical dimension)

DOF =Depth of Focus

NA =Lens Numerical Aperture

n =Refractive Index
 λ =Exposure Wavelength(nm)
 k_1, k_2 =Process Factor

이때 k_1 과 k_2 는 각각 서로 다른 상수로 공정조건, 작업자의 숙련도 등에 의해서 결정되는 경험적인 값이다. 해상력을 위하여 파장 λ 를 작게 하거나 개구수 NA 를 크게 하는 것이 필요한데, 초점심도의 관점에서 보면 개구수를 크게 하는 것은 초점심도를 극도로 작게 만들어주고, 큰 광학계는 그 제작도 비현실적이 되므로 성능 개선의 노력은 주로 파장 λ 를 작게 하는 방향으로 이루어져 왔다. **표 1**은 노광 조건에 따른 파장의 변화를 보여주고 있는데, 특히 immersion 공정에서는 공기 중에 비해 λ/n 의 유효 파장(effective wavelength)을 가지는 효과가 있다.

현재 공정에 적용되고 있는 ArF 공정의 해상력을 수치화하면 다음과 같다.

$$R_{ArF} = k_1 \frac{\lambda}{NA} \geq \frac{0.25 \cdot 193}{0.93} = 52(\text{nm})$$

다시 말하면, 현재 공정으로는 50 nm 이하의 공정에 어려움이 있으며, 이를 대체하는 성능이 요구되고 있다. ArF 이후 예상하던 F2 엑시머 레이저(157 nm)는 고가의 비용 및 렌즈의 빛 흡수, hard pellicle 문제 등으로 개발에 어려움을 겪게 되면서 ArF immersion lithography의 연구가 시작되었다.

Immersion lithography는 투영렌즈와 레지스트 박막 사이에 공기 대신 고굴절률을 가지는 물질을 삽입하여 해상도를 좋게 하거나 초점심도를 증가시키는 신기술이다. 고굴절률 물질의 조건은 오염되지 않고 193 nm 파장의 빛에 대한 투과율이 좋아야 하는데, 이를 만족시키는 것이 물이다. 물은 상온 193 nm 파장에서 약 1.44의 굴절률을 가지고 있으며, 이를 수치화하면,

$$R_{im} = k_1 \frac{\lambda/n}{NA} \geq \frac{0.25 \cdot (193/1.44)}{0.93} = 35(\text{nm})$$

가 되어 35 nm 미세패턴까지 가능해진다. 또한 같은 NA 값일 때는 초점심도를 굴절률만큼 증가시키는 효과가 있다.

이러한 immersion 공정 중 PR과 물, 렌즈가 직접적으로 맞닿아 진행되는 과정에서 PR의 감광제 또는 첨가제 성분 중 일부가 물로 용출되는 현상(leaching)이 발생한다(**그림 6**).

PR 계면에서 발생하는 물과의 상호작용은 렌즈를 오염시킬 수 있고, 패턴을 형성해야 할 성분 비율이 용출되거나 물이 PR로 침

표 1. 노광 조건에 따른 유효 파장

Light source	Medium	n	λ/n
G-line	Air	1.0	436 nm
i-line	Air	1.0	365 nm
KrF	Air	1.0	248 nm
ArF(dry)	Air	1.0	193 nm
ArF(wet)	H ₂ O	1.44	134 nm
F2(dry)	N ₂	1.0	157 nm
F2(wet)	PFPE	1.37	115 nm

투하여 원치 않는 결과를 초래할 수 있다. 또한 노광 이후 PR의 표면에 남은 미세 물방울들은 기존에 존재하지 않았던 새로운 형태의 defect(watermark defect)을 유발하기도 한다(**그림 7**).

노광 후 남은 물방울의 비율을 줄이기 위해서는 PR 또는 top-coat의 소수성을 강화시킬 필요가 있다. 또한 노광 속도를 높일수록 당연히 물방울의 수가 증가하여 defect이 증가하는 경향이 있으므로, 물과의 계면에서 소수성을 제어하는 연구는 제품의 생산량과도 직접적인 연관이 있다고 할 수 있다.

현재 immersion 공정 중 PR과 물과의 계면에서 발생하는 상호작용을 방지하기 위해서 topcoat 물질이 연구되고 있다.⁹ Topcoat 물질은 ArF 광원에서 투광도가 좋은 cyclic fluorine 및 acrylate 계열을 사용하며(**그림 8**), PR과 물의 직접적인 접촉을 차단해준다.

Topcoat의 도입은 PR과 물과의 상호작용을 차단하여 주는 효과가 있음에도 불구하고 원가절감 및 공정시간 단축을 위해서 topcoat-less PR을 함께 개발하고 있다. Topcoat-less PR은 ArF PR과 구조상으로 큰 차이는 없지만 자체적으로 topcoat의




그림 6. Photoresist-물 계면에서의 상호 작용.




그림 7. Immersion lithography 주요 공정 issue.




그림 8. Topcoat의 구조.

기능을 병행해야 하므로 PR-물 간의 계면에서의 상호작용 억제 가 매우 중요하다. 현재 물과의 상호작용을 억제하기 위해서 resin 자체의 유리 전이 온도(T_g)를 증가시키거나 소수성 작용기를 첨가하여 물의 침투를 억제하는 방법, resin 간의 친화력을 강화시키는 방법, 감광제의 분자량을 증가시켜 용출을 억제하는 방법, non-ionic type 첨가제를 이용하여 계면에서의 반응을 억제하는 방법 등이 활발히 연구 진행 중이다.

2.3 PR 및 Patterning에서의 표면 및 계면 Control의 중요성

반도체 공정은 layer를 쌓아가는 일련의 과정(architecture)이라 할 수 있으며, 따라서 공정 중에는 수많은 표면 및 계면이 존재한다. 이 중에서 patterning의 도구로 사용되는 PR은 resin, 감광제, 첨가제 등의 구성물질의 분자량, 분자구조 및 흡광도 등에 따라 상하 계면에서의 반응이 달라지게 된다. 따라서 소재 자체는 물론 패턴에 영향을 줄 수 있는 두께, 온도, 시간, 오염 정도 등의 환경을 제어할 수 있어야 원하는 선폭의 patterning이 가능하게 된다. 또한 회로의 집적도가 증가함에 따라 PR은 이러한 요소들의 영향을 더 크게 받을 것이므로 계면 제어의 비중은 계속 증가할 것이다.

특히 sub 50 nm급 반도체 양산에 있어서는 immersion lithography 기술의 도입이 추진되고 있다. Immersion 공정에서는 ArF dry 공정과는 달리 고굴절률을 가진 매질인 물과 PR 또는 topcoat 물질이 서로 직접적으로 접촉하고 있기 때문에 PR, topcoat, 물과의 계면을 반드시 고려해야 한다는 점에서 소재적 측면에서의 계면 제어는 매우 중요하다. 나아가 ArF immersion lithography에서 물 이외에 고굴절률 및 저흡광도를 갖는 신물질(HIF, high refractive index fluid)이 도입될 예정이며, 현재의 계면 제어는 HIF의 계면에서 발생할 수 있는 문제점들을 해결하는 토대가 될 수 있다는 점에서 역시 중요하다고 할 수 있을 것이다.

3. Organic Anti-Reflection Coating (ARC)

3.1 Organic ARC의 소개 및 동작 원리

3.1.1 유기 ARC의 필요성

Device의 선폭(critical dimension)이 감소하고 PR 자체의 두께가 얇아짐에 따라 하부 topology에 의한 영향성이 점점 더 증대되고 있다. 또한 DUV(248 nm)는 i-line(365 nm) 대비 기판의 반사율이 높아져 간섭 현상이 심하게 나타난다. 초기 리소 그래피 공정에서는 무반사 막질로 간주되어 온 oxide 위에서 패턴 형성 시 하부막에 의한 반사가 큰 문제가 되지 않았고 전체 pattern profile에 대한 반사광의 영향성도 크지 않았지만, 90년대 후반부터는 선폭 균일도 개선 등의 목적 등으로 반사 방지막이 필요하게 되었다. 이러한 배경으로 반사광을 상쇄간섭 및 흡수를 통해 제거하는 유무기 반사 방지막 층이 적극적으로 확산 적용되었다. 이러한 반사 방지막의 역할은 과거 대비 반사광의 전체 양이 증가했다기 보다는 pattern size 감소에 따라 반사광의 영향으로 변화되는 pattern variation의 전체 profile에 대한 ratio 증대에 따라 점점 더 그 역할이 중요해지고 있다.

그림 9는 유기ARC 두께에 따른 pattern profile의 변화를 나




그림 9. 유기ARC 두께에 따른 PR의 profile 비교.

표 2. 반도체용 무기 ARL과 유기 ARC 공정 비교

	무기 ARL	유기 ARC
주소재	SiOxNy, α -Carbone,	Novolac Resin
Mechanism	Thin film interference of ARC	Thin film interference, Photo absorption
Process	CVD Process	Spin coating process
적용 편이성	막질별 최적화를 해 다양한 recipe 필요	단일 recipe로 적용, 모든 step 적용 가능
제거 용이성	제거가 어려움	Ashing 공정으로 제거
Dry Etch 특성	1-step etch 및 hard mask로 활용 가능	PR : ARC 선택비 1 : 1.3 정도로 skew 변화
장점	Good conformal Can stay on some layers Etch mask effect	Inexpensive application Application to all levels No additional stripping step
단점	Expensive process Long production time	표면에 따른 PR profile 변화 Fume 발생으로 cleaning 필요

타내고 있다. 사용 ARC의 적정 반사도와 두께를 조절함으로써 PR profile에 발생하는 standing wave 효과에 따른 측면 산포를 줄일 수 있게 된다.^{10,11}

3.1.2 무기 ARL과 유기 ARC의 장단점 비교

반도체 포토 공정에서 반사 방지막의 역할을 하는 layer는 크게 유기 ARC와 무기 ARL로 나뉜다. 과거에는 CVD공정을 사용해 무기막을 형성시키는 무기 ARL이 많이 이용되었으나 최근 10년간 유기 ARC의 적용이 이를 대체했다. 유기 ARC가 주로 사용되는 이유는 무기 ARL 대비 process cost가 싸다는 점이다. 비싼 CVD 공정이 아닌 PR coating 전에 spin coating을 써서 간편하게 막을 형성시킬 수 있기 때문이다. 유기 ARC design에서 가장 중요한 것은 유기 ARC 위에 도포되는 PR에 사용되는 용매에 대한 불용성이다. 이를 위해 도포 후 높은 온도에서 소성 과정을 거쳐 cross-linking을 유발시킨다. 이렇게 경화된 유기막




그림 10. Organic ARC Component & Constitution of ARC.

은 더 이상 반응성이 없고 같은 유기물인 PR과 intermixing 되지 않는다. 한 가지 유기 ARC의 단점으로 cross-linking을 위해 고온 소성(200 °C 이상)이 필요하며, 이 때 발생하는 fume이 소성 기구를 오염시키는 문제가 있어, 최근 fumeless 소재 개발 등이 진행되고 있다.

3.1.3 유기 ARC의 구성성분

유기 ARC는 PR의 coating 전에 막질을 형성하고 이후 PR coating시 사용되는 용매에 불용, 불출되어야 함으로 일반적으로 ARC spin coating 후 높은 온도로 가열하여 경화시키는 방식을 막 형성 방법으로 주로 사용하고 있다. 그림 10은 대표적인 유기 ARC 막 형성 방법을 도식한 개략도이다.¹¹⁻¹⁴

유기 ARC 용액을 spin coating 하고 고온으로 가열하면 유기ARC 성분 내 TAG(thermal acid generator)에서 산(H⁺) 촉매가 발생되고 이렇게 발생된 산을 촉매로 resin의 가교 결합이 일어나게 된다. Resin은 활성 반응기를 가지고 있어 cross-linker와 산촉매 하에 반응하여 가교 결합을 형성하며 일부는 유기 ARC 내에 포함되어 있는 chromophore와도 반응해 전체 막을 형성한다. 이렇게 형성된 막은 PR 용액에 사용되는 PGMEA나 EL 등의 용매에 swelling 되지 않고 도포 등에도 문제를 일으키지 않게 된다. 유기 ARC maker별 사용하는 resin, 촉매, cross-linker 및 chromophore 등은 PR 용액의 불용성을 기본 물질으로 목표로 하고 막 형성 후 반사 방지막으로의 역할을 극대화하는 방향으로 소재 개발을 진행하고 있다. 최종 형성된 막의 물성에 따라 위에 도포되는 PR pattern profile에도 영향을 주게 되므로 원하는 pattern에 맞는 유기 ARC의 선택적 선택이 요구된다.

3.2 유기 ARC 사용에서의 표면 및 계면 특성

그림 11은 유기 ARC 종류에 따른 PR pattern profile이다. 동일 노광 조건에서 진행하더라도 그림과 같이 사용되는 ARC의 종류에 따라 footing성 profile 또는 undercut성 profile을 보일 수 있게 된다.

Type 1과 같이 PR이 footing성 profile을 갖는 것은 노광 부위에 발생된 산 중 ARC와의 계면에 존재하는 것 일부가 ARC로 확산되어 계면 자체의 산의 양 자체가 줄어 PR의 deblocking 반응이 어렵게 된다. 이후 현상 공정을 진행하게 되면 PR 바닥 부분은 용해가 되지 않아 ARC type 1에서와 같이 footing성 단면을 갖게 된다. 반대로 type 2 ARC는 위와 같이 PR에서 발생된 산이 ARC 내부로 확산되어 footing성 단면을 갖는 것을 억제하기 위해 자체 내에 산을 포함한 ARC인 경우이다. Type 2 ARC의 경우 산을 PR 계면 쪽으로 확산시키게 됨으로 vertical한 단면이나 undercut성 단면을 유도할 수 있게 된다.






그림 11. ARC 종류에 따른 PR의 pattern profile 변화.

이렇게 ARC의 종류 및 그 조성을 제어 함으로써 PR과 유기 ARC 계면에서의 단면을 제어할 수 있다. 대체적으로 line and space를 형성하는 pattern에서는 패턴 쓰러짐의 문제가 많아 footing성 단면을 유도하는 ARC를 사용하게 되고 contact and hole pattern처럼 PR의 not-open 등이 많은 layer에서는 undercut성 단면을 유도하는 ARC를 사용하게 된다.

일반적으로 ARC 개발에서 중요하게 고려해야 할 사항은 필름 형성 시 conformality가 높고 PR과 intermixing이 없어야 하는 전체 조건이 있다. 아울러 얇게 코팅되는 막이므로 pin hole과 같은 defect 발생이 없어야 하고, 고온 소성 진행하므로 이때 발생하는 fume 등을 억제하는 설계가 중요하다.

3.3 유기 ARC 사용에서의 표면 및 계면 Control의 중요성

유기 ARC는 patterning시 반사 방지막의 역할을 하기 위해 형성되는 막으로서 상부의 PR막과 접하게 됨으로 polymer-polymer 계면 연구가 적용이 되는 부분이다. 유기 ARC의 표면에는 PR이 도포되고 또 patterning 되는 과정을 겪게 됨으로 PR과의 계면 제어에 따라 PR 단면이 결정된다. 또한 PR 용매에 따라 ARC를 팽창 및 변화시킬 가능성이 없도록 고온 소성 후 안정한 내화학적 확보가 중요 고려 대상이다. 아울러 ARC는 PR mask로 하부 막질 식각시 우선 식각되는 막임으로 PR과의 식각 선택비를 갖는게 매우 중요하다. 유기물과 유기물 간의 식각 선택비 확보는 매우 어려운 부분이나 최근 식각 내성이 낮은 그룹 등을 주사술에 포함시켜 식각 내성을 올린 ARC 등이 활발히 개발 적용되고 있다. 즉 유기 ARC 하부 계면의 특성은 주로 식각 선택비 등

을 고려해 개발하는 것이 중요하다.¹⁵ 최근 ARC 도포 후 형성된 patterning 공정에 대한 simulation에서는 이러한 표면 및 계면의 작용에 대해서도 함께 simulation 하려는 노력이 있다.^{16,17}

4. Polyimide

폴리이미드는 우수한 내열성, 내화학성, 기계적 특성, 전기적 특성 및 낮은 열팽창률을 보유하고 있어 엔지니어링 플라스틱과 전자재료 등 그 사용 용도가 다양하다.¹⁸

이 장에서는 폴리이미드의 다양한 응용분야 중 반도체 핵심 소재로서 역할 및 용도와 이에 따른 폴리이미드의 계면 특성에 대해 기술하고자 한다.

4.1 반도체용 폴리이미드의 소개

4.1.1 반도체용 폴리이미드의 적용 분야

반도체에서 사용되는 폴리이미드의 용도는 wafer level에서 모든 공정이 완료된 반도체 chip(device)을 보호하는 보호막(passivation layer)이다. 폴리이미드 보호막이 형성된 device는 package(PKG) 조립공정을 거침으로써 고객에게 제공할 수 있는 하나의 상품이 될 수 있다. 이러한 패키징용 재료로는 EMC(epoxy molding compound; 에폭시 수지와 수~수십 μm 실리카 입자들로 구성)가 널리 사용되고 있다. 폴리이미드는 이러한 PKG 조립과정에서 가해지는 기계적, 열적 stress, 수분(흡습)들로부터 device를 보호를 하는 역할을 하게 된다. PKG 조립완료 후, 상품으로 제공되기 전에 고객이 사용할 수 있는 시간과 모든 사용 환경에 대해서 완제품의 device가 정상적으로 작동함을 검증하기 위해서는 환경 신뢰성 평가를 모두 합격하여야만 한다. 이 환경 신뢰성 실험은 주로 열, 수분 그리고 압력이 가해진 상태에서 평가를 진행하게 되며 여러 평가 항목들이 있지만 가장 가혹한 평가의 하나로 PCT(pressure cooker test : 높은 온도, 높은 습도, 가압조건에서 일정 시간 동안 두어 chip 신뢰성 확보하는 평가) 평가가 있다. PKG 조립까지 완성된 제품을 PCT 환경에서 평가를 할 경우, 폴리이미드와 계면을 이루고 있는 소재(PSPI 상부는 EMC, 하부는 wafer)와의 adhesion이 좋지 못하면 계면을 통한 흡습이나 열팽창률(CTE ; coefficient of thermal expansion) 차이로 인해 폴리이미드와 EMC간의 박리 또는 폴리이미드와 wafer 간의 박리가 발생하여 완성된 device의 제품의 신뢰성을 확보할 수가 없게 된다. 폴리이미드는 PKG 조립공정뿐만 아니라 완성된 device에 대해 열과 흡습 등의 외부환경 및 기계적 stress로부터 device를 보호하는 역할을 수행하게 된다. 아울러 EMC 소재 자체에 있는 무기 첨가제로부터 방출되는 alpha-ray로 인한 chip의 동작 중 발생하는 soft error를 줄여주는 역할을 한다.

4.1.2 반도체용 폴리이미드의 종류

반도체 재료로서 사용되는 폴리이미드는 PR처럼 빛에 대한 반응성 유무에 따라 감광성(PSPI ; photosensitive polyimide)과 비감광성(PI)으로 나뉜다. 여기서 PSPI 부분에 대해서는 positive type에 대해서만 다루기로 한다(여기서 언급되는 PSPI는 positive-type임 ; i-line PR과 동일하며 단지 resin 구조만 다름). PSPI는 [PR(Photo resist) + PI(보호막)] 역할을 동시에

수행하는 소재이다. PI는 빛에 대한 반응성이 없기 때문에 device의 PAD(AI로 되어있으며, device에 외부 전기 신호를 전달하는 역할)와 fuse 부분을 open 하기 위해서는 PI 위에 PR을 도포하여 포토공정을 진행한 후, 형성된 PR pattern을 mask로 하여 PAD와 fuse 부위의 PI를 open하게 된다. 이러한 경우 wet-etch 개념으로 PI open을 하기 때문에 구현 가능한 open size한계가 있으며 구현된 PI pattern의 profile(overhang profile) 또한 깨끗하게 형성되지 못하는 단점이 있다. PSPI를 사용할 경우 PI 대비 공정 단축 및 PI에서 문제가 되는 한계 open size와 공정 불량(상부 PR로 인한 불량)을 해결할 수 있는 이점이 있어 최근 반도체공정에 많이 적용되고 있다. **그림 12**는 폴리이미드의 pad 및 fuse 부분을 개방하는 patterning을 진행하기 위해 PR 공정을 함께 진행하는 프로세스의 개괄도이다.

그림 13은 PSPI 소재를 이용해 pad 및 fuse 부분의 patterning을 진행하는 공정의 개괄도로 기존 비감광성 폴리이미드에 PR을 적용해 patterning하던 것 대비 여러 공정을 skip할 수 있다. PSPI 소재의 코팅 및 노광과 develop 과정에서 PR과 유사한 patterning 소재로 역할이 가능하기 때문에 최근 그 사용이 크게 늘고 있다.

4.2 Polyimide 표면 및 계면 특성

현재 반도체 재료로서 많이 사용되고 있는 PSPI를 기준으로 해서 계면과 표면특성을 소개하고자 한다. 반도체 공정에서 PSPI와의 계면이 형성되는 것은 **그림 14**처럼 두 가지가 있다. 하나는 PSPI가 도포하는 wafer 막질과의 계면(이 경우 SiN), 다른 하나는 EMC와 PSPI와의 계면이다.

4.2.1 SiN과의 Adhesion

이미드화된 PSPI는 하부막질(금속, 세라믹)과 접착력이 좋지만 온도나 습도가 있는 환경에서는 시간이 지남에 따라 접착력이 점점 약해지게 된다. 이를 개선하기 위해서 접착력 promoter(silane계 coupling agent ;이하SCA)를 PSPI와 하부막질 계면 사이에 도입함으로써 강한 접착력을 부여하는 것은 잘 알려진 방법이다.^{18,19} 반도체공정에서는 열이미드화된 PSPI와 하부막질인 SiN과의 접착력 뿐만 아니라 열이미드화 전의 PSPI 전구체인 폴리아믹산과 하부막질인 SiN과의 접착력도 중요하다. 폴리아믹산과 SiN의 접착력이 약할 경우 **그림 15**처럼 pattern을




그림 12. 비감광성 폴리이미드 공정 프로세스.

을 고려해 개발하는 것이 중요하다.¹⁵ 최근 ARC 도포 후 형성된 patterning 공정에 대한 simulation에서는 이러한 표면 및 계면의 작용에 대해서도 함께 simulation 하려는 노력이 있다.^{16,17}

4. Polyimide

폴리이미드는 우수한 내열성, 내화학성, 기계적 특성, 전기적 특성 및 낮은 열팽창률을 보유하고 있어 엔지니어링 플라스틱과 전자재료 등 그 사용 용도가 다양하다.¹⁸

이 장에서는 폴리이미드의 다양한 응용분야 중 반도체 핵심 소재로서 역할 및 용도와 이에 따른 폴리이미드의 계면 특성에 대해 기술하고자 한다.

4.1 반도체용 폴리이미드의 소개

4.1.1 반도체용 폴리이미드의 적용 분야

반도체에서 사용되는 폴리이미드의 용도는 wafer level에서 모든 공정이 완료된 반도체 chip(device)을 보호하는 보호막(passivation layer)이다. 폴리이미드 보호막이 형성된 device는 package(PKG) 조립공정을 거침으로써 고객에게 제공할 수 있는 하나의 상품이 될 수 있다. 이러한 패키징용 재료로는 EMC(epoxy molding compound; 에폭시 수지와 수~수십 μm 실리콘 입자들로 구성)가 널리 사용되고 있다. 폴리이미드는 이러한 PKG 조립과정에서 가해지는 기계적, 열적 stress, 수분(흡습)들로부터 device를 보호를 하는 역할을 하게 된다. PKG 조립완료 후, 상품으로 제공되기 전에 고객이 사용할 수 있는 시간과 모든 사용 환경에 대해서 완제품의 device가 정상적으로 작동함을 검증하기 위해서는 환경 신뢰성 평가를 모두 합격하여야만 한다. 이 환경 신뢰성 실험은 주로 열, 수분 그리고 압력이 가해진 상태에서 평가를 진행하게 되며 여러 평가 항목들이 있지만 가장 가혹한 평가의 하나로 PCT(pressure cooker test : 높은 온도, 높은 습도, 가압조건에서 일정 시간 동안 두어 chip 신뢰성 확보하는 평가) 평가가 있다. PKG 조립까지 완성된 제품을 PCT 환경에서 평가를 할 경우, 폴리이미드와 계면을 이루고 있는 소재(PSPI 상부는 EMC, 하부는 wafer)와의 adhesion이 좋지 못하면 계면을 통한 흡습이나 열팽창률(CTE ; coefficient of thermal expansion) 차이로 인해 폴리이미드와 EMC간의 박리 또는 폴리이미드와 wafer 간의 박리가 발생하여 완성된 device의 제품의 신뢰성을 확보할 수가 없게 된다. 폴리이미드는 PKG 조립공정뿐만 아니라 완성된 device에 대해 열과 흡습 등의 외부환경 및 기계적 stress로부터 device를 보호하는 역할을 수행하게 된다. 아울러 EMC 소재 자체에 있는 무기 첨가제로부터 방출되는 alpha-ray로 인한 chip의 동작 중 발생하는 soft error를 줄여주는 역할을 한다.

4.1.2 반도체용 폴리이미드의 종류

반도체 재료로서 사용되는 폴리이미드는 PR처럼 빛에 대한 반응성 유무에 따라 감광성(PSPI ; photosensitive polyimide)과 비감광성(PI)으로 나뉜다. 여기서 PSPI 부분에 대해서는 positive type에 대해서만 다루기로 한다(여기서 언급되는 PSPI는 positive-type임 ; i-line PR과 동일하며 단지 resin 구조만 다름). PSPI는 [PR(Photo resist) + PI(보호막)] 역할을 동시에

수행하는 소재이다. PI는 빛에 대한 반응성이 없기 때문에 device의 PAD(AI로 되어있으며, device에 외부 전기 신호를 전달하는 역할)와 fuse 부분을 open 하기 위해서는 PI 위에 PR을 도포하여 포토공정을 진행한 후, 형성된 PR pattern을 mask로 하여 PAD와 fuse 부위의 PI를 open하게 된다. 이러한 경우 wet-etch 개념으로 PI open을 하기 때문에 구현 가능한 open size한계가 있으며 구현된 PI pattern의 profile(overhang profile) 또한 깨끗하게 형성되지 못하는 단점이 있다. PSPI를 사용할 경우 PI 대비 공정 단축 및 PI에서 문제가 되는 한계 open size와 공정 불량(상부 PR로 인한 불량)을 해결할 수 있는 이점이 있어 최근 반도체공정에 많이 적용되고 있다. **그림 12**는 폴리이미드의 pad 및 fuse 부분을 개방하는 patterning을 진행하기 위해 PR 공정을 함께 진행하는 프로세스의 개괄도이다.

그림 13은 PSPI 소재를 이용해 pad 및 fuse 부분의 patterning을 진행하는 공정의 개괄도로 기존 비감광성 폴리이미드에 PR을 적용해 patterning하던 것 대비 여러 공정을 skip할 수 있다. PSPI 소재의 코팅 및 노광과 develop 과정에서 PR과 유사한 patterning 소재로 역할이 가능하기 때문에 최근 그 사용이 크게 늘고 있다.

4.2 Polyimide 표면 및 계면 특성

현재 반도체 재료로서 많이 사용되고 있는 PSPI를 기준으로 해서 계면과 표면특성을 소개하고자 한다. 반도체 공정에서 PSPI와의 계면이 형성되는 것은 **그림 14**처럼 두 가지가 있다. 하나는 PSPI가 도포하는 wafer 막질과의 계면(이 경우 SiN), 다른 하나는 EMC와 PSPI와의 계면이다.

4.2.1 SiN과의 Adhesion

이미드화된 PSPI는 하부막질(금속, 세라믹)과 접착력이 좋지만 온도나 습도가 있는 환경에서는 시간이 지남에 따라 접착력이 점점 약해지게 된다. 이를 개선하기 위해서 접착력 promoter(silane계 coupling agent ; 이하SCA)를 PSPI와 하부막질 계면 사이에 도입함으로써 강한 접착력을 부여하는 것은 잘 알려진 방법이다.^{18,19} 반도체공정에서는 열이미드화된 PSPI와 하부막질인 SiN과의 접착력 뿐만 아니라 열이미드화 전의 PSPI 전구체인 폴리이미산과 하부막질인 SiN과의 접착력도 중요하다. 폴리이미산과 SiN의 접착력이 약할 경우 **그림 15**처럼 pattern을




그림 12. 비감광성 폴리이미드 공정 프로세스.




그림 13. 감광성 폴리이미드(PSPI) 공정 프로세스 및 화학구조 변화.

형성하는 photo공정에서 노광부와 비노광부 사이에서 PSPI 뜯김 현상이 발생한다. 이는 현상액(TMAH; tetramethylammoniumhydroxide)이 폴리아미드와 SiN 사이에 상대적으로 접착력이 약한 노광부와 비노광부의 계면 사이를 침투하여 접착력을 더 취약하게 하여 현상공정 중에 뜯김 현상의 공정불량을 야기한다. 이런 현상도 상기에 언급된 것처럼 접착력 promoter를^{19,21} 도입함으로써 PSPI(경화전인 전구체 폴리아미드 포함)와 하부막질인 SiN 계면 사이의 접착력을 제어하게 된다.

4.2.2 EMC와의 Adhesion

PKG 조립공정에서 사용되는 EMC는 에폭시 수지와 silica particle로 구성된다(silica particle를 넣어주는 이유는 에폭시 자체만으로 원하는 물성을 얻을 수 없기 때문에, 이를 보완하기 위해 시멘트에 자갈을 넣어 단단한 콘크리트를 만드는 것처럼 에폭시에 silica 입자를 첨가). 이런 EMC와 PSPI 간의 접착력은 완제품




그림14. 완제품의 chip의 단면그림 및 실제 chip 단면 SEM 사진.




그림15. PSPI 뜯김현상 및 SCA도입에 의한 PSPI/EMC 계면 접착력 제어 메커니즘.

품 chip의 수명을 결정하는 중요한 인자로 작용한다. device 완제품에 대한 환경 수명 신뢰성 평가에서 EMC와 PSPI 계면간의 접착력이 일정하게 유지되어야만 한다. 그렇지 못할 경우 환경 신뢰성의 열악한 조건에서 PSPI와 EMC간의 박리가 발생하고 이 틈으로 수분이 침투(흡습)하게 된다. 열에 의한 수분의 급격한 팽창은 PAD에 연결된 gold wire의 끊김을 발생시켜 결국 완제품 chip의 불량을 야기한다. 그림 16은 환경신뢰성인 PCT 평가를 거친 PSPI와 EMC간의 박리를 나타낸 그림이다. PCT와 같은 고온 다습의 환경에서 일정 압력으로 device에 stress를 주게 될 때 EMC와 PSPI(or PI)간 접착력이 낮을 경우 계면 박리가 발생하게 된다. 이러한 박리 문제는 PSPI와 EMC간 접착력을 높힘으로써 개선할 수 있다.

그림 17은 PSPI/EMC 계면에서 접착력을 측정한 것으로서 경화온도에 관계없이 초기 접착력은 모두 유사한 값을 가지지만 PCT 시간이 지남에 따라서 경화온도가 낮을수록 접착력 값이 일정함을 보여준다. 고분자 계면 접착력을 설명하는 메커니즘은 mechanical interlocking(Hooking), 표면에너지, 계면 확산(interface diffusion), 화학 결합 등 여러 가지가 있지만,^{19,22,23} 그 중에 PSPI/EMC 계면 즉, 고분자-고분자 계면 사이에서 접착력을 잘 설명하는 계면 확산 이론을²⁴ 가지고 기술해 보면 다음과 같다. PSPI는 경화온도가 낮을수록 형성된 PSPI 필름의 물성이 더 연화(Soft, 낮은 T_g)되어 PSPI와 EMC간의 접착력을 형성하는 계면에서의 interdiffusion 거리가 크게 된다. PSPI/EMC 계면의 interdiffusion 거리가 크면 계면 사이로 침투할 수 있는 수분 등의 영향이 작음으로 인해 PCT 평가시간에 따라 일정한 접착력 값을 나타나는 것으로 해석할 수 있다.²³ 상기에 언급한 것처럼 PSPI의 계면 접착력 향상을 위해 다른 물질(adhesion promoter)이나 첨가제로서 제어를 할 수 있지만, 이처럼 PSPI 필름 자체의 물리적인 특성 변화를 주어 제어를 할 수 있음을 알 수 있다. 그러나 PSPI 필름 물성저하와 100% 이미드화 반응을 고




그림 16. PCT 평가를 거친PSPI와 EMC 계면간의 박리 사진.




그림 17. PCT 시간에 따른 PSPI와 EMC 계면 접착력 및 PSPI T_g .

려하면 접착력을 개선하기 위해서는 경화온도를 계속 낮출 수는 없으므로 PSPI/EMC 계면 접착력을 고려한 최적의 경화조건을 찾아 적용하는 것이 중요하다. 아울러 경화 온도에 따라 PSPI 소재 자체의 T_g 점이 변화하게 됨으로 후속 공정에서 열안정성 등에 대한 고찰도 함께 이루어져야 한다(표 3).

4.3 Polyimide소재 사용에서 표면 및 계면 Control의 중요성

반도체 공정에서 폴리이미드(PSPI포함)의 계면은 공정뿐만 아니라 device 완제품 신뢰성에 영향을 주는 중요한 인자이다. 폴리이미드와 SiN & EMC 계면을 어떻게 제어 하느냐에 따라 완제품의 device를 소비자가 믿고 사용할 수 있는지 아닌지를 결정할 수 있다. 폴리이미드 계면 제어만 고려한다면 쉬운 문제 일수도 있으나, 이런 계면을 제어 하기 위해 첨가제를 도입한다든지, 폴리이미드 공정조건(전처리 가열 조건 등)을 변경할 경우에는 폴리이미드(PSPI) photo 공정진행 및 pattern 구현상에 문제가 되는 trade-off 현상이 발생하게 된다. 따라서 반도체공정에 사용되는 폴리이미드(PSPI)는 계면 제어와 함께 photo 공정성까지 다 고려해야 하는 어려움이 있다. 보호막으로서 폴리이미드의 다양한 특성과 반도체 공정상(Photo공정)의 특성을 고려해서 사용해야 하지만, 무엇보다도 폴리이미드와 다른 물질들과의 계면 현상을 이해하고 어떻게 제어 하느냐가 더 중요한 요소임은 틀림이 없다.

5. 결론

본고를 통해 대표적인 반도체용 고분자 소재에 대한 소개와 그 사용에 있어서 표면 및 계면 기술의 중요성에 대해 기술하여 보았다. ‘컴퓨팅 파워는 18개월 마다 두 배로 증가하지만, 비용은 증가하지 않는다’는 무어의 법칙에 따라 반도체 선풍은 매년 약 20%씩 감소하고 있다. 따라서 이에 사용되는 반도체 소재 자체의 크기 역시 감소함으로 전체 대비 표면 및 계면의 영향성은 자

표 3. PSPI 경화 온도에 따른 PSPI의 T_g

경화 온도(℃)	T_g (℃)
280	272
290	282
320	293
330	296
350	303

연히 증대되게 된다. 현재에도 그렇지만 앞으로의 반도체용 소재는 점점 더 그 표면 및 계면 물성에 대한 이해와 그에 대한 활용 없이는 제대로 제어 할 수 없게 될 것이다. 따라서 앞으로도 반도체용 고분자 소재의 폭 넓은 표면 및 계면 이해를 바탕으로 한 신소재 개발이 절실한 시점이다.

참고문헌

- Irving J. Bigio, *et al.*, *Proc. SPIE*, **1810**, 405 (1993).
- Seok-Kyun Kim, *et al.*, *Proc. SPIE*, **4000**, 435 (2000).
- Hakaru Mizoguchi, *et al.*, *Proc. SPIE*, **4404**, 305 (2001).
- Yung-Tin Chen and Steve Radigan, *Proc. SPIE*, **5377**, 997 (2004).
- Soichi Owa, *et al.*, *Proc. of SPIE*, **5040**, 724 (2003).
- Burn J. Lin, *et al.*, *Proc. of SPIE*, **5377**, 46 (2004).
- K. Ronse, *et al.*, *Proc. SPIE*, **5835**, 6 (2005).
- J. Microlithogr, *et al.*, *Microfabrication, Microsyst*, **3**, 104 (2004).
- Proceedings of SPIE Vol. 5753 78, (2005).
- Interdiffusion effects in optical multilayer thinfilms, *Hankook Kwanghak Hoeji*, **9**, 5 (1998).
- AMK, Method of etching organic antireflection coating (ARC) layers, 2001.
- S. T. Kim, Donguhwainkem Research and development eastern exposure of photoresist for semiconductor, 2004.
- Seoul National University Semiconductor Processes In ULSI era, 2000.
- Sungkyunkwan Univ., Dept. of Chem. Eng. Long-Term Surface Passivation of III-V Compound Semiconductor.
- Chonbuk National University Etching Technology of Semiconductor Materials in High Density Plasmas.
- High-Performance Organic Thin Film Transistors via Interfacial Engineering.
- H. C. Yang, S. Park, D. H. Kim, K. S. Oh, S. Magonov, T. H. Chang, Zehnan Bao, C. Y. Ryu, and K. Cho, *Polymer Preprints*, **34**, 3056 (2003).
- M. K. Ghosh and K. L. Mittal, Ed., *Polyimide; fundameantals and applications*, Macel Dekker, New York, 1996.
- L. P. Buchwalter and R. H. Lacombe, *J. Adhesion Sci. Technology*, **2**, 463 (1988).
- L. P. Buchwalter, T. S. Oh, and J. Kim, *J. Adhesion Sci. Technology*, **5**, 333 (1991).
- L. P. Buchwalter and R. H. Lacombe, in *Silanes and Others Coupling Agents*, VSP The Netherlands, pp 401~409 (1992).
- L. P. Buchwalter, *J. Adhesion Sci. Technol.*, **4**, 697 (1990).
- W. J. van Ooij, in *Physicochemical Aspects of Polymer Surface*, K. L. Mittal, Ed., Vol. 2 Plenum Press, New York, pp 1035~1091(1983).
- H. R Brown, A. C. M. Yang, T. P. Russel, W. Volksen, and E. J. Kramer, *Polymer*, **29**, 1807(1988).